Ponte Vecchio Intela i Zen 3 AMD pokazują obietnicę zaawansowanej technologii pakowania półprzewodników

W tym tygodniu Intel i AMD omówiły niektóre ze swoich najbardziej zaawansowanych projektów chipów na Międzynarodowej Konferencji Obwodów Półprzewodnikowych i podkreśliły rolę, jaką zaawansowane opakowania odgrywają w ich przyszłych, wysokiej klasy produktach chipowych. W obu przypadkach nowe, imponujące możliwości w zakresie wydajności wynikają z podejścia modułowego, które łączy elementy składowe wykonane w różnych fabrykach przy użyciu różnych procesów produkcyjnych. Ilustruje ogromny potencjał opakowań chipów w przyszłości innowacji w zakresie półprzewodników.

Rynkiem docelowym firmy Intel dla Ponte Vecchio są moduły o wysokiej wydajności do wbudowania w duże systemy centrów danych. Jest to jednostka przetwarzania grafiki (GPU) przeznaczona do zastosowań w sztucznej inteligencji, uczeniu maszynowym i grafice komputerowej. Jego nazwa pochodzi od średniowiecznego kamiennego mostu, który łączy Piazza della Signoria po jednej stronie rzeki Arno we Florencji we Włoszech z Pallazzo Pitti po drugiej stronie. Jedną z najważniejszych cech tego projektu jest sposób, w jaki łączy on wiele wyspecjalizowanych chipletów – elementów składowych układów scalonych, które należy łączyć w kompletne systemy.

Ponte Vecchio wykorzystuje osiem „płytek” wyprodukowanych w najbardziej zaawansowanym procesie 5 nm firmy Taiwan Semiconductor Manufacturing Company (TSMC). Na każdym kafelku znajduje się osiem znaków „X”.^e”, a każdy z ośmiu rdzeni z kolei ma osiem silników wektorowych i osiem wyspecjalizowanych silników macierzowych. Płytki są umieszczane na „płytce bazowej”, która łączy je z pamięcią i światem zewnętrznym za pomocą gigantycznej tkaniny przełączającej. Ta płytka podstawowa została zbudowana w oparciu o firmowy proces „Intel 7”, który jest nową nazwą udoskonalonego procesu produkcyjnego SuperFin 10 nm. Dostępny jest również system pamięci o wysokiej wydajności o nazwie „RAMBO”, co oznacza Random Access Memory, Bandwidth Optimized, który został zbudowany na płycie bazowej przy użyciu technologii połączeń Intel 7 Foveros. Dołączonych jest także wiele innych elementów konstrukcyjnych.

Projekt Ponte Vecchio to studium przypadku integracji heterogenicznej – połączenia 63 różnych płytek (47 pełniących funkcje obliczeniowe i 16 odpowiedzialnych za zarządzanie temperaturą) z łącznie ponad 100 miliardami tranzystorów w jednej obudowie o wymiarach 77.5 x 62.5 mm (w przybliżeniu 3 x 2.5 cala). Nie tak dawno temu tak duża moc obliczeniowa zajmowała magazyn i wymagała własnego podłączenia do sieci elektrycznej. Wyzwania inżynieryjne związane z takim projektem są liczne:

Łączenie wszystkich części. Projektanci potrzebują sposobu na przenoszenie sygnałów pomiędzy wszystkimi odrębnymi chipami. W dawnych czasach robiono to za pomocą przewodów lub ścieżek na płytkach drukowanych, a chipy mocowano poprzez lutowanie ich do płytek. Ale to już dawno się wyczerpało, gdy wzrosła liczba sygnałów i prędkość. Jeśli umieścisz wszystko w jednym chipie, możesz połączyć je metalowymi ścieżkami na końcu procesu produkcyjnego. Jeśli chcesz używać wielu chipów, oznacza to, że potrzebujesz wielu pinów łączących i chcesz, aby odległości między połączeniami były krótkie. Intel wykorzystuje do tego dwie technologie. Pierwszym z nich jest „wbudowany mostek łączący z wieloma matrycami” (EMIB), który jest wykonany z małego kawałka krzemu, który może zapewnić setki lub tysiące połączeń jednocześnie, a drugi to technologia Foveros polegająca na układaniu w stosy typu „die-to-die” zastosowany w mobilnym procesorze Lakefield.

Upewniając się, że wszystkie części są zsynchronizowane. Po połączeniu wielu odrębnych elementów należy upewnić się, że wszystkie części mogą ze sobą rozmawiać w sposób synchroniczny. Zwykle oznacza to dystrybucję sygnału taktującego zwanego zegarem, tak aby wszystkie chipy mogły pracować równomiernie. Okazuje się, że nie jest to trywialne, ponieważ sygnały mają tendencję do zniekształcania, a otoczenie jest bardzo hałaśliwe, a wiele sygnałów odbija się. Na przykład każdy kafelek obliczeniowy ma ponad 7,000 połączeń na powierzchni 40 milimetrów kwadratowych, więc trzeba dużo synchronizować.

Zarządzanie ciepłem. Każda z płytek modułowych wymaga dużej mocy, a równomierne jej dostarczenie na całej powierzchni przy jednoczesnym odprowadzeniu powstającego ciepła jest ogromnym wyzwaniem. Układy pamięci układane są w stosy już od jakiegoś czasu, ale wytwarzane ciepło rozkłada się dość równomiernie. Na chipach lub płytkach procesorów mogą występować gorące punkty, w zależności od intensywności ich używania, a zarządzanie ciepłem w stosie chipów 3D nie jest łatwe. Firma Intel zastosowała proces metalizacji tylnych stron chipów i zintegrowała je z rozpraszaczami ciepła, aby obsłużyć przewidywane 600 watów wytwarzanych przez system Ponte Vecchio.

Wstępne wyniki laboratoryjne podane przez firmę Intel wykazały wydajność przekraczającą 45 teraflopów. Superkomputer Aurora budowany w Argonne National Laboratories będzie wykorzystywał ponad 54,000 18,000 Ponte Vecchios i ponad 2 1,000 procesorów Xeon nowej generacji. Docelowa wydajność szczytowa Aurory wynosi ponad 1990 eksaflopy, czyli 100 razy więcej niż w przypadku maszyny teraflopowej. W połowie lat XNUMX., kiedy pracowałem w branży superkomputerów, maszyna o mocy jednego teraflopa była projektem naukowym wartym XNUMX milionów dolarów.

Zen 3 od AMD

AMD opowiadało o rdzeniu mikroprocesora Zen 3 drugiej generacji, zbudowanym w procesie technologicznym 7 nm firmy TSMC. Ten rdzeń mikroprocesora został zaprojektowany do stosowania w różnych segmentach rynku AMD, od urządzeń mobilnych o niskim poborze mocy, komputerów stacjonarnych, aż po najpotężniejsze serwery w centrach danych. Głównym założeniem tej strategii było spakowanie rdzenia Zen 3 z funkcjami pomocniczymi jako „kompleksu rdzenia” na jednym chiplecie, który służył jako modułowe elementy składowe, podobnie jak płytki Intela. W ten sposób mogliby stworzyć razem osiem chipsetów, tworząc wysokowydajny komputer stacjonarny lub serwer, lub cztery chipsety, tworząc system wartościowy, taki jak tani system domowy, który mógłbym kupić. Firma AMD układa również chipy pionowo, wykorzystując tak zwane przelotki krzemowe (TSV), czyli sposób łączenia wielu chipów umieszczonych jeden na drugim. Mógłby także połączyć od dwóch do ośmiu takich chipletów z matrycą serwerową wykonaną w procesie technologicznym GlobalFoundries 12 nm, aby uzyskać 3^rd generacji chipów serwerowych EPYC.

Wielką szansą, jaką podkreślają Ponte Vecchio i Zen 3, jest możliwość mieszania i dopasowywania żetonów wytwarzanych przy użyciu różnych procesów. W przypadku Intela dotyczyło to części wykonanych zarówno samodzielnie, jak i w najbardziej zaawansowanych procesach TSMC. AMD mogłoby połączyć części od TSMC i GlobalFoundries. Dużą zaletą łączenia ze sobą mniejszych chipletów lub płytek, a nie tylko budowania jednego dużego chipa, jest to, że mniejsze będą miały lepszą wydajność produkcyjną, a zatem są mniej kosztowne. Możesz także mieszać i dopasowywać nowe chipsety ze starszymi, sprawdzonymi, o których wiesz, że są dobre, lub które są wykonane w tańszym procesie.

Zarówno projekty AMD, jak i Intela mają charakter techniczny wycieczki de force. Bez wątpienia reprezentują one wiele ciężkiej pracy i nauki oraz stanowią ogromne inwestycje w zasoby. Ale tak jak IBM wprowadził podsystemy modułowe w swoim komputerze mainframe System/360 w latach sześćdziesiątych XX wieku, a komputery osobiste stały się modułowe w latach osiemdziesiątych XX wieku, modułowy podział mikrosystemów krzemowych na przykładzie tych dwóch projektów i umożliwiony dzięki zaawansowanemu pakowaniu chipów zwiastuje znaczącą zmianę technologiczną. To prawda, że ​​wiele z przedstawionych tutaj możliwości jest wciąż poza zasięgiem większości start-upów, ale możemy sobie wyobrazić, że gdy technologia stanie się bardziej dostępna, wyzwoli falę łączenia i dopasowywania innowacji.